# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-005436

(43) Date of publication of application: 10.01.1990

(51)Int.CI.

H01L 21/336

H01L 21/265

H01L 29/784

(21)Application number : 63-153572

(71)Applicant: MATSUSHITA ELECTRON CORP

(22) Date of filing:

23.06.1988

(72)Inventor: OKUDA YOSHIMITSU


**OKUMA TORU** 


**FUKUMOTO HIROBUMI** TAKASHIMA YUKIO

## (54) MANUFACTURE OF FIELD-EFFECT TRANSISTOR

### (57)Abstract:

PURPOSE: To form a thin diffused layer on the sidewall of a groove and to reduce an area exclusively used for a transistor on a substrate by forming high concentration source, drain diffused layer in the bottom of the groove, and then ion implanting the sidewall of the groove in a state that an ion beam has a predetermined angle with respect to the substrate. CONSTITUTION: After an isolating oxide film is formed on a Ptype silicon substrate 1, a polysilicon gate electrode 3 is formed of positive resist 2. Then, with the resist 2 as a mask as it is a groove 4 is formed on the substrate by anisotropic dry etching. Thereafter, an ion implantation is so conducted that the substrate becomes substantially perpendicular to an arsenic ion beam to form a high concentration N-type diffused layer 5, an ion implantation is so conducted that an ion beam has an angle of 60° to the surface of the substrate to form a thin diffused layer 6. Thus, a thin diffused layer formed on the sidewall of the groove is formed with satisfactorily uniform concentration, and since the formed transistor is formed with the region of the thin diffused layer substantially perpendicularly thereto, an area exclusively used





### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

on the substrate can be extremely decreased.

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### 19 日本国特許庁(JP)

⑪特許出願公開

# @ 公 開 特 許 公 報 (A) 平2-5436

®Int. Cl. <sup>5</sup>

識別記号

庁内整理番号

❸公開 平成2年(1990)1月10日

H 01 L 21/336 21/265 29/784

8422-5F H 01 L 29/78 7522-5F 21/265

3 0 1 Z

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称 電界効果トランジスタの製造方法

②特 顧 昭63-153572

佰司

②出 顋 昭63(1988)6月23日

個発 明 者 奥 田 能 充 個発 明 者 大 徹. ,熊 個発 明 者 文 本 博 個発 明 者 男 幸 髙 島 创出 頣 人 松下電子工業株式会社

大阪府門真市大字門真1006番地大阪府門真市大字門真1006番地大阪府門真市大字門真1006番地大阪府門真市大字門真1006番地大阪府門真市大字門真1006番地

松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内

大阪府門真市大字門真1006番地

明 丰 相

弁理士 星野

#### 1。 発明の名称

四代 理

超界効果トランジスタの製造方法

#### 2. 特許請求の範囲

半導体括板上に、選択酸化法によって素子分離 領域を形成する工程と、ポリシリコン又は高触点 金瓜材料によるゲート電極を形成する工程と、前に を形成する工程と、前に を形成する工程と、前に を形成する工程と、前に を形成する工程と、前に をがしてが成する工程と、前に をがよって形成する工程と、前に をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をイオン線に対して傾けたイオンは をことを特徴とする電界効果トランジスタの 製造 方法・

### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体基板上に形成される微細なし DD (Lightly Doped Drain) 構造を持つ電界効 果トランジスタの製造方法に関する.

(従来の技術)

### (発明が解決しようとする課題)

上記の如く、従来から用いられているLDD構 遊を持つ電界効果トランジスタでは、ゲートから ある距離にわたって確い拡散圏を形成する必要が あるため、トランジスタが基板上で専有する面積 がその分大きくなり、高粱積化の上でさまたけに なる。また製造工程上、確い拡散層のスペースを 作るために、ゲート側壁に何らかの物質によるス

### 持開平2~5436(2)

ペーサを形成する等の工夫が必要となり、かなり 複雑な工程が付加されることとなる。

### (頭題を解決するための手段)

#### (作用)

SG膜7を形成し、同図に示すように、ソース及びドレインのアルミ配線8を行った。本実施例のトランジスタはゲート長が12mのものであり、海の深さは約0.3mとした。

# (発明の効果)

上記の実施例によれば、ゲートポリシリコンの何壁にスペーサを設けた形の電界効果トランジスタに対して面積が約30%減少した。またイオン注入によって符い拡散層を形成しているため、特性が値めて安定しており、またばらつきも少ない。

### 4. 図面の簡単な説明

第1回、第2回、第3回は順に本発明電界効果トランジスタの製造方法の工程を示した図である。


1 … P型シリコン基板、 2 … ポジレジスト、 3 … ポリシリコンゲート電極、 4 … シリコン基板に形成された際、 5 … 渡いN型拡散層、 6 … 薄いN型拡散層、 7 … BPS.G膜、 8 … アルミ配線。

た基板に形成される海は、ゲート電極と分離酸化 膜に対して自己整合的に形成されるので、工程は 極めて簡単である。


#### (实施例)

次に図を参照しながら実施例によって本発明の 詳細を説明する。第1回ないし第3回は工程の流 れを示した断面図である。実施例ではN型の電界 効果トランジスタを示す。まず第1回に示すよう に P 型シリコン 基板 1 に 牌知の 選択酸化 法を用い て分離酸化膜を形成した後、約10nmのゲート酸化 膜を形成し、さらに約400mmのポリシリコンを堆 我し、ポジレジスト2によって、ポリシリコンゲ 一ト は据3を形成する。次に前記ポジレジスト2 をそのままマスクにして、第2回に示すように成 方性ドライエッチングによって基板に得4を形成 する。この後恭板とひ素イオンビームとがほぼ盤 直となるイオン注入を行って濃いN型拡散層5を 形成し、次にイオンビームを基板表面とが60°の 角度を持つようイオン注入を行って、稼い拡散層 6を形成する。この後第3回に示す800nmのBP

#### 第一区




第 2 図



# 特開平2-5436(3)。

### 第 3 図



THIS PAGE BLANK (USPTO)